数字电子技术 下面的图 区别在哪里 J K取0还是1下面的图 区别在哪里

来源:学生作业帮助网 编辑:作业帮 时间:2024/04/29 13:50:00
数字电子技术 下面的图 区别在哪里 J K取0还是1下面的图  区别在哪里

数字电子技术 下面的图 区别在哪里 J K取0还是1下面的图 区别在哪里
数字电子技术 下面的图 区别在哪里 J K取0还是1

下面的图  区别在哪里

数字电子技术 下面的图 区别在哪里 J K取0还是1下面的图 区别在哪里
前面的图 Q6可以保持低电平,每来一个时钟脉冲,Q6就变高输出.这个电路闭环,可以防止上升脉冲干扰;
后面的图 Q7可以保持高电平,每来一个时钟脉冲,Q7就变低输出.这个电路闭环,可以防止下降脉冲干扰.